Skip to content
Enes Cavus
Tüm projeler
FPGA06 / 20

FPGA Enkoder IP

Mutlak enkoderleri SSI üzerinden okuyan VHDL IP bloğu — konum kelimesini, bir SPI master gibi seri olarak dışarı saatliyor.

1Özellikler

  • Mutlak enkoderleri SSI (senkron seri arayüz) ile okur
  • Master saati sürer, enkoder konum kelimesini bit bit kaydırır
  • Saat ve veri hattı üzerinde SPI'a benzer bir okuma
  • VHDL ile yazıldı, Vivado'da IP bloğu olarak paketlendi

2Teknik özellikler

Arayüz
SSI
Davranış
SPI benzeri master
Dil
VHDL
Araç zinciri
Vivado

3Şekil 1 — Kart

FPGA Enkoder IP

4Masada

5Açıklama

Mutlak enkoderler konumlarını SSI ile veriyor: okuyucu saati sürüyor, enkoder her kenarda konum kelimesinin bir bitini kaydırıyor. Okuma tarafı bu yüzden bir SPI master'a çok benziyor.

IP'yi VHDL ile yazdım ve Vivado'da blok olarak paketledim; enkoderi okuyan kart, hazır bir sürücüye ihtiyaç duymadan konumu doğrudan alıyor.

6Kullanılan araçlar

VivadoVHDL